VHDL

VHDL

offline
  • Pridružio: 16 Jan 2005
  • Poruke: 358
  • Gde živiš: Naissus

Ptrebna mi je mala pomoc oko VHDL-a. Hocu u samom entitetu da kao ulazni port postavim niz vektora. Kako?



Registruj se da bi učestvovao u diskusiji. Registrovanim korisnicima se NE prikazuju reklame unutar poruka.
offline
  • Dejan Šicarević
  • nezaposlen
  • Pridružio: 25 Nov 2015
  • Poruke: 3
  • Gde živiš: Obrenovac

Kažu da nikad nije kasno. Evo odgovora(primera):
A :IN STD_LOGIC_VECTOR(0 TO 7) ;A je proizvoljni ulaz; isto može i sa( 7 DOWNTO 0) ; TO ili DOWNTO definiše kojim redosledom se postavljaju indexi registara; sami određujemo koliko ćemo ih imati, u ovom slučaju 8. Poz



Ko je trenutno na forumu
 

Ukupno su 1187 korisnika na forumu :: 57 registrovanih, 7 sakrivenih i 1123 gosta   ::   [ Administrator ] [ Supermoderator ] [ Moderator ] :: Detaljnije

Najviše korisnika na forumu ikad bilo je 3466 - dana 01 Jun 2021 17:07

Korisnici koji su trenutno na forumu:
Korisnici trenutno na forumu: A.R.Chafee.Jr., ArchaBasha, bobomicek, bokisha253, BORUTUS, branko7, Bubimir, cavatina, darkangel, DragoslavS, Excalibur13, Frunze, Georgius, Grond, Hans Gajger, ikan, ivan1973, Još malo pa deda, Kazablankasrb, kraJo, Kriglord, Kubovac, laurusri, ljuba, M1los, marsovac 2, Matija, mercedesamg, mnn2, nenad81, Neutral-M, Panter, pein, Povratak1912, powSrb, pristinski korpus, procesor, proka89, ruso, sabros, Simon simonović, Sirius, stegonosa, su27, Toper, vathra, Viktor Petrenko, VJ, vladom6, voja64, volimpivuvolimrakiju, vranjanac29, zbazin, zeo, zlaya011, šumar bk2, Čivi